アナログ回路をデジタルで自動化するMovellusにADI会長、Intelなどが出資

図1　Ray Stata氏 Analog Devicesの会長でありStata Venture Partnersのリーダーでもある　出典：Analog Devices Inc.

Stata以外にもIntel CapitalとMichigan大学のMINTS（Michigan Invest in New Technology Startups）もVCとして出資している。MovellusのCEO兼社長のMo Faisal氏は「Ray Stata会長は数十年間、半導体業界のレジェンドとしてやってきた。その人のお墨付きをもらったということは、当社の技術が確かであることを表している」と喜び、「Stara Venture Partnersと一緒に働けることは名誉で、当社の成長を加速できる」としている。

アナログ技術の専門家がMovellusを評価する点は何か。Movellusは、アナログ回路設計を自動化することで回路設計の時間を数分の一に短縮しようとしている。その前提として、彼らはSoC設計でアナログ部分をボトルネックにすべきではない、という強い信念を持ちながら、アナログ回路をデジタルのように自動化しようとしている。アナログ回路はこれまで、SPICEシミュレーションなどで最適な回路パターンを創り出し、手動で扱うことが多く、自動化が難しかった。

アナログ回路は、センサやフロントエンド回路だけではなく、PCIeやInfiniBand、RapidIOなど高速インターフェースの回路設計には欠かせない。パワー半導体のドライバやパワーマネジメント（電源回路）、RF回路にも必須である。これらのチップは全て、IoTエッジからクラウドまで必要な半導体。今後、モバイル・ワイヤレス・ブロードバンド・5G・IoT・AIなどとクラウドを合わせて使うようになるため、アナログ回路はセンサとのつなぎに欠かせない。また、データセンターなどで高精度な高速ロジックを作るためにもアナログ設計技術が必要になっている。だからこそ、同社はエッジからクラウドまでカバーする、と標榜している。

具体的には、Movellusは、デジタルツールとスタンダードセルを使って、従来のアナログIPを自動化することで、SoC設計を変えてしまおう、というコンセプトだ。アナログブロック回路を設計するために、デジタル設計のインフラや独自のアーキテクチャを根本から変えてしまうため、半導体業界には大きな影響をもたらすことになると、アナログICの専門家は見ている。

すでに最初の製品ともいうべきアナログ回路は、PLL（Phase Locked Loop）とDLL（Delay Locked Loop）、LDO（Low Drop Out）レギュレータのIPだ。これらのIP製品は、エッジAIからクラウドコンピューティングまで広い範囲の市場に向け設計ごとに最適化されたものになるという。設計によって性能、消費電力、IP面積を最適化する。エッジ応用では低消費電力を主体とし、クラウドコンピューティングでは10GHzというような性能を優先する。例えばエッジ応用では、nW（ナノワット）レベルのバッテリレスのIoTに使うPLLを設計する実力があるとしている。

Movellusの特長は、一つのファウンドリから別のファウンドリへプロセスを移転する場合は極めて早く移せるという。また、メタル層数は8層以下で設計できるため、パワー分配の崩れはなくなるとしている。エレクトロマイグレーションやIRドロップ、寿命試験など信頼性チェックもすっかりこなれており、予測できる。そして、テストカバレージも十分で、フルデジタルDFTを使えるため、ATE故障カバレージも比較にならないほどだ、としている。