3次元ICの共同開発に見る、日本のASETと米国SEMATECHの明確な違い

図1　SEMATECHの社長兼CEOのDan Armbrust氏

ASETは「ドリームチップ技術開発」として2008年から2012年に渡るテーマを三つ設け、開発することを主眼に置いてきた。その三つとは、1) 多機能高密度三次元集積化技術（2008〜2012年）、2) 三次元回路再構成可能デバイス技術（2009〜2012年）、3) 複数周波数対応通信三次元デバイス技術（2010〜2012年）からなる。いずれも、「（略）これまでにない三次元化技術により、新たな機能の発揮と飛躍的な性能向上を実現する立体構造新機能集積回路技術を確立することを目的とする」と基本計画に基づいている。

これに対してSEMATECHは、現在の3次元デバイスがビジネスとして立ち上がらない問題点を指摘し、それらを取り除くための方策に向けてグローバルな協力で立ち向かう。研究開発が目的ではない。商用化するための課題解決が目的である。このため、3つの大きな課題を掲げる；1) 未熟な装置のインフラと材料、2) サプライチェーンにおけるギャップ、3)インフラと標準化の統合がないためにビジネスが成功していない。1) の未熟な装置インフラや材料の問題に関しては、さまざまな技術の選択肢とプロセスフロー、生産性の高い装置、量産向けの低コストなソリューション、が必要だとしている。2) では、サプライチェーンにおける新しいプロセスをどう切り分けるか、さまざまな半導体ベンダーからのチップを積み上げ正常動作させるための標準化、が重要だとしている。さらに3)では、共通の材料と装置を広い業界のもとで使えるようにすること、とある。

国際競争力を付ける上で最も重要なことは、いかに低コストで生産するか、である。そのためにSEMATECHは数年前から開発目標に「低コスト技術の開発」を掲げてきた。この姿勢は3D ICプロジェクトでも変わらない。今回の3D ICでも、低コストで作るための技術−設計手法から製造技術まで−や標準化、エコシステムなどを構築する。TSVを使った積層チップがビジネスにならないのは、ワイヤボンディングで作る積層チップよりも安く作れないからである。

この4月にSEMATECHの3D ICプロジェクトに参加した企業は、世界トップのパッケージング専門メーカーである台湾ASE（日月光半導体）、世界一のファブレスメーカーの米クアルコム（Qualcomm）、世界2位のFPGAメーカーの米アルテラ（Altera）、アナログ半導体の雄、米アナログデバイセズ（Analog Devices: ADI）をはじめ、米LSI、米オンセミ（ON Semiconductor）である。これにNIST（米国立標準技術研究所）が研究機関として加わっている。3D ICを低コストで作るために欠かせない標準化作業に力を入れる。

半導体パッケージングメーカーのASEに対してこれまでSEMATECHが参加を呼び掛けてきたものの、ようやく加わることになった。各社各様の狙いがあるものの、強力な世界企業が集まり、エコシステムを構築する。ここで必要な開発テーマは、標準化、インフラ整備、丈夫な装置、インターオペラビリティ（相互運用性：どこのメーカーのチップも使えるようにすること）、低コストのためのモデル、サプライチェーン、協調、である。このことによって、2013年に量産できるようにする。まずはロジックと広いI/Oポートを持つメモリーの積層という応用を狙い、3次元実装によって12.8GB/sという性能を実現することが目標となる。SEMATECHの社長兼CEOであるDan Armbrust氏(図1)によると、3D ICの最初の応用はモバイルデバイスだろう、という。

ASETが21日に研究報告会を開催した内容は、信号伝達や電磁界のシミュレーション、JTAGやバウンダリスキャンなどのテスト手法、シリコンのインターポーザー関係の電源回路やSerdes、放熱技術、薄くするウェーハの評価技術、ロジックとメモリーを積層する技術、高速画像処理チップを搭載する設計とプロセス技術、FPGAを3次元実装する回路とプロセス技術、RF MEMSスイッチを積層する技術などである。

ASETの研究報告は全て開発に力が注がれており、低コストで作るための技術という視点が欠けている。例えば、JTAGやバウンダリスキャンなどをチップに搭載し標準化することが商用化に欠かせないが、残念ながら高速信号伝送を実証する技術に留まっている。国際競争力の衰えた今の日本に必要なことは、先端(高速)技術の開発ではなく、低コストに作るための設計・製造・テスト技術なのである。そのためにエコシステムや標準化、標準プロセスフローの作製などが欠かせない。来年度に生かしてくれれば、日本は強くなる。