EUV、450mm、TSV、どのテーマもコストが共通する優先課題、セマテックCEO語る

図1　ダン・アームブラストCEO　　　　　　　スコット・クレーマーVP

Q（編集長）：まず450mmの取り組みについて教えてください。
A（スコット・クレーマー）：最初から450mmへの移行については、インテルとサムスン、TSMCの3社が進めてきましたが、最近は関心を持つサプライヤと半導体メーカーが増えてきました。私は450mmに向けたポジティブな産業推進力（industry momentum）が昨年より強くなっているように感じています。
　2012年のパイロットライン構築に向けて、現在プロセスのデモンストレーション、評価、テストを繰り返しながら進めています。最初にアルファ機を作り、デモ＋評価＋テストを行い、それを改良してベータ機へと進化させます。これまで60種類もの装置について調べました。例えば、大電流のイオン打ち込み、中電流のイオン打ち込み、CVD、メタルデポジション、エッチングなどさまざまな装置について調べました。
　今の段階は技術的な要素が支配しており、私たちは多くの技術的課題を解決してきましたが、まだ発見されていない問題もあるでしょう。半年前と比べると、シリコンの実力についてずっと楽観的に見通せるようになってきたと思います。300mmウェーハの時よりも進歩が速いという感じがします。
450mmウェーハはウェーハバンクを作り、そこから借りる形をとっていますが、今25社のサプライヤが日本の企業も含めてウェーハを借りて評価しています。例えば、パーティクルの数やスクラッチの数は激減しています（図2）。

図2　450mmウェーハの表面の傷やパーティクル数は激減した
出典：ISMI SEMATECH

Q：450mmを導入する時とEUVを導入する時はリンクしていますか。
A（ダン・アームブラスト）：450mmを導入する時はEUVか液浸ArFか、という問いに対しては、ASMLのロードマップに従うなら、最初のEUV装置をプリプロダクションで導入する時はまず300mmから入り、その後450mmへと移っていくとしています。
セマテックにとってEUVはリソグラフィプロジェクトの一つであり、ASMLはセマテックの一員です。セマテックのゴールは量産向けの装置を業界向けに準備することですが、このゴールはASMLのゴールとも一致します。
　リソグラフィ問題では、セマテックの一員であるレジストメーカーに対して材料を提供することがあります。もう一つは、マスクブランクスセンターです。これも量産用のマスクブランクスを準備します。セマテックが必要な技術力を使って、欠陥を除くプロセスを開発します。
　EUVのマスクに関してはEMI（EUVマスクインフラストラクチャ）プロジェクトを進めています。セマテックでは3つの欠陥検査ツールを開発することを狙っています。その一つがAIMSと呼ぶエリア上の結像欠陥の検査（imaging defect inspection）です。すでにアナウンスしましたが、ツァイスと提携しセマテックメンバー7社と欠陥検査情報を共有します。ここでは量産用のEUVマスクブランクスを対象としており、サプライヤのリソース投資を共有します。参加企業の名前は公表できませんが、日本企業もEMIプログラムに参加しています。
　出力に関しては、コスト低減のためにより高いスループットを望むようになりました。150W以上あればいいですね。今の光源パワーを見ていますとラーニングカーブの傾きが急ですので、期待できると思います。ただし、比較するのはあくまでもArFのダブルパターニングですが、こちらもトリプルパターニング、クワドループルパターニングとやってくるかもしれません。
　重要なことは、EUVスキャナーの完成です。スキャナーが完成すると業界のモチベーションが上がります。そして自信につながります。そうなると投資できるようになりますが、そのためにはコラボレーションも必要です。もう一つ重要なことは、早くEUVを採用することです。EUVの目標は技術的な課題を解決し、コスト削減へとつなげることです。そのために光源パワーの向上は重要になります。これはCOO（コストオブオーナーシップ）削減に寄与します。

Q：いつ頃になるとEUVが使われるのでしょうか。その時ダブルパターニングはどうなりますか。
A（ダン）：おそらくダブルパターニングとEUVは数年間共存するでしょう。その場合、厄介なことは、ダブルパターン用の設計マスクがEUV用には使えないことです。ダブルパターニング用にはDFMに合わせて補正していますので、EUVマスクとなると作り直さなければなりません。
　EUVの急なラーニングカーブを見ていますと、EUVでは解決すべき課題が多いためにその技術課題がどんどん解決していきます。いずれEUVに置き換わるのでしょうが、EUVはコスト削減のための技術開発に向けて進んでいきます。

Q：TSVについてはどのように取り組んでいますか。
A（ダン）：この問題もコストが重要です。TSVのメリットは性能や集積度ですが、コストも重要な要素です。セマテックが力を入れているのは二つあります。一つはプロセスです。もう一つは、ニーズやデザイン、パッケージング、そしてサプライチェーンからのいろいろなチップをコーディネートすることです。同時に全ての応用に適用できる一つのソリューションにも期待しています。
今、スタックダイ技術はメモリーやCMOSイメージセンサーに使われていますが、次の段階はおそらくロジックとメモリーやアナログの積層といったヘテロチップのスタック集積になるでしょう。これに向けていくわけですが、まずは同じチップからスタックし、低消費電力であることを生かす応用から入っていくでしょう。それができるようになると、ロジックとメモリーを積層していくわけですが、もっとアーキテクチャを一から考え、ヘテロなチップの集積化を進化させていくでしょう。
EUVは準備できていますし、450mmウェーハも準備できていますが、これらとは違い、TSVはみんながまだ採用するところまで至っていません。TSVはステップバイステップでプロジェクトを進めていくことになります。
今、TSVプロジェクトに世界最大のアセンブリメーカーである台湾ASE（日月光半導体）は参加していません。ASEにぜひとも入ってもらいたいので、日本に来る前に台湾でTSVなどのセミナーを開き、一緒にやろうと言いました。

Q：ファブレスのトップメーカー、クワルコムが最近セマテックに参加しましたが、なぜでしょうか。
A（ダン）：セマテックはクワルコムのようなファブレスだけではなく、ASEなどにも加わってほしいと思っています。クワルコムはファブレスですが、可能なテクノロジをファウンドリに要求します。彼らは成功するためにはテクノロジがどこへ行くのか、という方向付けを知りたいのです。テクノロジを理解した上で、いろいろなアーキテクチャを考え出し、一つを選択します。ですから今入手可能なトップレベルのテクノロジは何か、を知っておく必要があります。
　逆にセマテックは彼らの要望、問題点を知ることで、さらなるコストダウンにつなげることができます。だからこそ、パッケージング産業のリーダーであるASEにも参加してもらいたいのです。TSVを使った3D ICにおいて解くべき問題を理解し、みんなで問題点を共通認識すると解答が得られやすくなります。仮にプロセスが良くてもサプライチェーンがまずければ、その問題を解決するようにパッケージングメーカーの意見を聞けば解が得られる可能性が出てきます。だから、コラボレーションが必要なのです。