セミコンポータル
半導体・FPD・液晶・製造装置・材料・設計のポータルサイト

2015 Symposium on VLSI Technologyを振り返って

|

6月15日〜18日の4日間に渡って2015 Symposium on VLSI Technologyが京都市のリーガロイヤルホテル京都にて開催された。このシンポジウムのテクニカルプログラム委員長である、東芝の稲葉聡氏にそのハイライトをまとめてもらった。(セミコンポータル編集室)

2015 Symposium on VLSI Technology(以下本シンポジウムと略す)の プログラムは6月15日のショートコース(チュートリアル)と6月16〜18日のテクニカルセッションに大別され、さらに同時期に2日間オーバーラップして開催されたSymposium on VLSI Circuits(以下Circuitsシンポジウムと略す)との共同プログラムも数多く実施された。

テクニカルセッションの参加登録人数は600人を少し下回る程度、両シンポジウムを合わせると1100人を超える参加者があり、ここ最近8年間では最多人数となった。 今年は171件の一般論文投稿があり、68件を通常論文として採択した。 それらにプレナリー講演2件と招待講演論文8件を加え、合計78件の講演がテクニカルセッションで発表された。 また今年はCircuitsシンポジウムのプレナリーセッションにも参加できるようにプログラムを編成したので、数多くの方がいろいろな講演を聴講していただけたと思っている(図1)。


図1 プレナリーセッション準備風景(6/17 Circuitsシンポジウム)

図1 プレナリーセッション準備風景(6/17 Circuitsシンポジウム)


また今回は本シンポジウムが1981年に初めて開催されてから35回目ということで記念行事も開催され、そこでは歴史を振り返るとともに、35年間を前半20年間と後半15年間の二つに分けてそれぞれMost Prolific Author Award(最多作著者・共著者賞)とMost Frequently Cited Paper Award(最多被引用論文賞)を設けて表彰した。これらの詳細についてはシンポジウムのWebサイトに特設ページを準備中なので別途参照していただきたい。

上記に関連して改めて1981年9月に行われた第1回シンポジウムでのW. F. Kosonocky博士(RCA Labs.)と田中昭二先生(東京大学)の開催挨拶文を拝見する機会があったが、そこには当時からVLSI Technologyの開発目的は、”achieve Very High Speed, Very High Density for HQ information processing at Low Cost "であるとし、その開発を基にして"Improved productivity, New concepts in education and communication, and Substantial Changes in work and recreational Life Style"を通じて全ての産業界の個々にInformation Revolutionをもたらすものであると信じる・・・と記載されていた。

本シンポジウムでは当時のこのコンセプトが正に脈々と現在まで受け継がれており、半導体素子(CMOSデバイスだけでなく、メモリセル、イメージセンサ素子なども含む)、LSIの微細化、高性能化および低消費電力化などが議論されてきている。ただし近年ではより高度な情報社会に向けたVLSIのあり方を議論するために、プログラム委員会ではここ数年間でシンポジウムのスコープを意識して広げてきている。 素子の材料もSiに限定せずに、また回路設計、システム設計等とデバイス技術の協調も含めて広義のVLSI技術を網羅しようとしている。

今回のシンポジウムに投稿・採択された論文の内訳を見ると、ここ数年の傾向と同じでメモリ関連に分類される論文が多く、全体の26%強を占める(図2)。その他はAdvanced CMOS技術 / Non-Si Devices / Device Physics & Characterizationなどを合わせて40%程度、残り約33%がProcess / Reliability / Beyond-CMOS / Design Enablementなどに相当する。


図2 投稿・採択論文の分野別傾向(2015 Symp. on VLSI Tech.)
クリックで拡大

図2 投稿・採択論文の分野別傾向(2015 Symp. on VLSI Tech.)


本シンポジウムで報告された論文をCMOSデバイス技術関連から振り返ってみる。 2015年の今、物理的なCMOSデバイス微細化は困難になってきているもののそれが既に止まってしまったわけではなく、先へ進む努力がなされている。 今回も次のような報告があり、各社が互いに競争しつつ着実に世代が進歩している。
 •14 nm SoCプラットホーム技術(Intel、T2-1)
 •16 nm SoCに向けたI/O向けFinFETデバイス最適化(TSMC、 T11-3)
 •超低消費電力向け14 nm FD-SOI技術(STMicroelectronics, CEA-LETI & IBM、T13-1)
 
さらにそれ以降の10 nm-7 nm世代に向けては、次のような要素技術もきめ細かに議論された。
 •P(リン)のホットイオン注入を用いたソース・ドレイン接合形成技術(imec & AMAT、T3-5)
 •低抵抗コンタクト形成技術(STMicroelectronics & CEA-LETI, T8-1およびAMAT T8-2)
 •n型極細線メタルゲート形成技術(imec & AMAT、T11-1)
 •Cu配線技術(IBM&GLOBALFOUNDRIES、T8-3)
相変わらず世界中でCMOS微細化に向けての真面目な取り組みが行われている。

その一方で純粋なSi以外の材料、例えばSiGe、GeやIII-V族半導体、もしくはGaN、IGZO(InGaZnO)、およびMoS2をチャネル領域の材料として用いたトランジスタ技術やプロセス技術の論文も数多く報告された。一例をあげれば、次のような報告があった。
 •Ge濃度を高めたSiGe-OI pMOS FinFET (IBM、T2-3)
 •0.5nm EOT Ge Oxideの信頼性向上(Univ. of Tokyo、T2-4)
 •Ge FinFET CMOS回路の検証(Purdue Univ、T6-2)
 •欠陥の少ないエピタキシャル成長を使ったInGaAs-on-Insulator MOSFET(IBM Research、 T13-3)
 •チャネル長(Lsd)15 nmのMoS2 FET (imec & KU Leuven、T3-4)

このようにLSIの高性能化、低消費電力化に向けた材料・プロセス・デバイス構造などの選択肢は近年急速に増えつつある。さらに3次元のchip-chip積層技術や、基板中に能動素子を埋め込んでしまうInterposer技術(imec、JFS4-1)なども提案されていて、近い将来に種々のモジュールを一つのチップに歩留まり良く実装できるようになり、思いもよらなかった機能的なLSIが作られる仕組みができつつある。
 
さて、いろいろな技術が成熟してきて、次の問題はその上で何を作るか、である。今回のシンポジウムのキーワードの一つは”IoT (Internet of Things)”であった。 ショートコースやジョイントフォーカスセッションなどでは今年度は企画段階からIoTを志向するテーマが提案され、委員会でも意図的にそれらを採用した。しかしそういう企画を仕掛けなくても投稿論文の蓋を開けてみると、今年はIoTを志向した論文が全体的に多く、基礎的な概念からデバイス応用、一部はシステム構築までをカバーしていたと思う。個人的にはこの盛り上がりは2000年代初頭にSoCという言葉が出てきた時に似ているような気がしている。

IoTは狭義にはセンサエリアネットワークの一環を構成する概念であって、超消費電力(Ultra-low Power, ULP)のCPUとメモリ、各種のセンサ系とその処理系、外部との通信部(RF/Analog)、および電池もしくはMEMS発電素子などによるエネルギーハーベスティングを備えたシステムということだと思っていたが、今回は自動運転などを始めとするクルマへの応用などもその一環として議論され、少しずつではあるが具体的な絵が見えてきたように思う。

これらのIoT向けのLSIを考えたとき、消費電力と性能の観点から最先端技術をどうやって使いこなしていくのか、という議論が盛り上がってきている。例えば、次のような論文などがまさに今後のIoT向けLSI設計のお手本になるのではないか、と思われる議論であった。
 •10 nm世代向けの低消費電力LSIを実現するためにFinFETの性能と寄生効果(= フィンピッチ / フィンの高さの適正化)とBEOLのRCを最適化する設計手法の提案(Qualcomm、JFS1-3)
 •さらに上記の考え方を7nmノード向けに議論を進めてフィンの本数に制限を設けることで寄生効果低減と電流駆動力とのバランスを目指す設計手法の提案(Qualcomm、JFS3-4)
 •クルマ向けにエンジンルーム内コントローラ向けSG-MONOS eFlashメモリの採用とその他のセンサなどの車内SoC向け16 nm世代マイコン高性能化に向けたFinFET SRAMの提案(ルネサス、JFS1-1)  
また初日に行われたショートコースにおいてもIoTに用いられるセンサや発電素子に関しての興味深い発表があり、テクニカルセッションに向けた非常に良いイントロダクションになったと思う。

一方、メモリについてはDRAMとNANDフラッシュに続く次世代メモリーの本命が相変わらずまだ不透明である。とは言っても比較的完成度が上がってきているReRAMやPCRAMについては動作原理の理解が進み、材料系も落ち着いてきたので、かなり実製品に近いところが議論されるようになってきており、次のような論文が報告された。
 •フィラメント形成領域をプロセス的に狭めることで安定した特性を持つ28nm世代 組み込み応用向けのReRAM素子の提案(パナソニックとimec、T2-2)
 •27nm 世代の16Gb 高密度ReRAMセル(Micronとソニー、JFS2-2)
 •2年前の発表時からさらなる改良を加えて高速書き込み・消去を実現した3D vertical chain cell PCRAM (日立、T7-1)

またSTT-MRAMは高速性と良好なエンデュアランスが期待されるので一部からは次世代メモリとして本命視されているが、今回はMRAMに用いられるMTJ(Magnetic Tunnel Junction)の加工技術改善による性能向上に関して東北大から2件発表があった。
 •酸素プラズマシャワー後処理によるMTJ加工ダメージ低減(東北大、T12-1)
 •p-MTJ(垂直異方性を持つMTJ)において、耐熱性改善を試みたもの(東北大、T12-2)

さらには、MTJ応用に関する報告があった。
 •MTJの"0"状態と"1"状態の出現確率が印加電圧とパルス幅に依存することを利用したA/Dコンバータ(Univ. of Minnesota、T12-3)
 •MTJ領域をアンチフューズとして破壊してOTP(One-Time Programmable Memory)をMRAMと同時に実現したもの(TDK-Headway、T12-4)
 •p-MTJを用いたNonvolatile FPGA test chip (東北大、JFS3-2)
どれも原理的には面白いが、期待通りの高速書き換え、書き換えに対するエンデュアランス、そして低消費電力の3拍子そろった微細MRAMセルの報告はなかった。一刻も早い時期での発表が待たれる。

以上、本シンポジウムで報告された主要な論文の概略を述べてきた。公平性を保つためにできるだけ多くの論文を例に取り上げたつもりだが、それでも紙面の都合で重要な論文で省略したものも多い。一部の論文については主催者側が選んだハイライトとしてシンポジウムのウェブサイトのメディアページにティップシートとしてまとめて掲載しているので併せてご参照いただきたい。

最後に、本シンポジウムのエグゼクティブ委員長である慶応大学黒田忠弘教授、シンポジウム委員長である東京大学生産技術研究所平本俊郎教授をはじめ、種々のプログラムの企画・運営にご協力いただいた各プログラム委員、シンポジウム事務局各位、そして本シンポジウムに参加して熱心に議論していただいた講演者と聴講者の方々全てに御礼を申し上げたい。

来年のシンポジウムに向けた準備も既に開催しており、2016年6月13日にショートコースが、また6月14日〜16日にホノルルでテクニカルセッションが行われる予定である。来年も多くの方に論文投稿していただき、参加していただけることを切に願っている。

東芝エレクトロニクス韓国社 稲葉 聡
 
(2015/07/10)

月別アーカイブ