最新半導体の理解は、半導体歴史館を見ることから始まる

半導体は、1947年12月に米ベル電話研究所のジョン・バーディーンとウォルター・ブラッテインの二人が、上司であったウィリアム・ショックレイの外出中にトランジスタの増幅作用を見つけたことに端を発した。以来、接合型トランジスタ、プレーナ技術、集積回路へと発展し、今日のマイコンやメモリ、アナログ回路、デジタル回路などさまざまな回路をシリコン結晶に刻み込んできた。

図　半導体歴史館の堀内豊太郎副館長　ちなみに館長は牧本次生SSIS理事長

半導体歴史館が扱うのは、日立製作所やNEC、富士通、東芝、三菱電機、ソニーなど日本のエレクトロニクスメーカーがこれまで取り組んできたテーマが中心。当時の若い技術者・研究者が熱い思いを持って、何とか半導体チップをモノにしようと取り組む姿がそこに刻まれている。このアイデアの元になったのは米シリコンバレーにあるコンピュータミュージアムだ。半導体の歴史をバーチャルなメディアを使って書き記しておこう、とみんなが参加するようになったという。

集積回路と個別半導体、プロセス技術、パッケージング、業界動向、応用製品、黎明期の人々などをまとめながら、1950年代から2000年代に渡る半導体のエポックメークを書き記してきた。作業は2009年6月ころから始まった。全員、手弁当で原稿作りから編集作業、言葉の統一、査読、デザインなどに明け暮れた。完成したのは2010年11月。以来、少しずつではあるが、ウェブサイトを更新し、元工業調査会社長で月刊誌「電子材料」の編集長を務めたジャーナリストの志村幸雄さんが集めた、「志村資料室」も新設した。

コンテンツは単なる昔の回顧録ではない。半導体に使われた電子回路の教科書にもなっている。さらに、半導体産業の勃興期から発展期にかけて先人達が取り組んできた熱意を今の若い人たちに伝えたい、という気持ちがよく現れている。

歴史館副館長の堀内豊太郎氏(図)をはじめ、コンテンツ作りに携わってきた人たちは、コンテンツを工業高校、工業高等専門学校、大学の教育課程などで使ってほしいと願っている。例えば、これから先の半導体はどうなるのかを考える時、これまでの半導体はTTLやECLからCMOSへと変化していったことを理解する必要がある。なぜ変化してきたのかを考える場合に、TTLやECLを理解していなければ、CMOSへの変化（消費電力）が理解できないからだ。さらにCMOSは「1」でも「0」でも定常状態では電流は流れないが、「1」から「0」へ移る時、あるいはその逆の時だけ、電流が過渡的に流れる。このことを知っていれば、周波数の増加と共にCMOSは消費電力が増大していく事実を理解できる。

このことは最近のマルチコア化にも通じる。周波数が2GHzを超えると半導体の電流密度は大きすぎて十分冷却しなければ使えない。冷却せずに使うためには周波数を落とすしかない。周波数を落とせば性能も落ちる。だからマルチコアにして並列動作させることで性能を上げる、という訳だ。クロック周波数と消費電力はスーパーリニアな関係（1乗より大きいn乗）にある(参考資料1)。しかし周波数と性能の関係はほぼリニアだ。たとえばクロックを80%に下げると性能は80%に下がるが消費電力は50%程度まで下がる。このためCPUをもう1個並列に動作させると、理論上性能は80%×2倍になり、消費電力は50%×2倍になる。すなわち消費電力は1のままで性能は1.6倍に高まる。

マルチコア化の理解は、CMOS回路を知っていると早い。マルチスレッドのシングルコアはさらにメリットが大きいことも簡単に理解できる。CPUの消費電力を決めるALU（算術演算ユニット）にタスク(仕事)を振り分け、ALUが空いている時間（働いている時間は全体の30%前後しかない）を減らすと小さな面積でマルチコア並みの性能を得ることができる。いつどのタスクを振り分けるか、というスケジューリングがキモとなることも理解できるようになる。

こういった高集積プロセッサ半導体の理解は実は、TTLやCMOSを知っていることが大いに役に立っている。半導体歴史館は歴史物語ではあるが、基本技術の理解を助けてくれる。若い方が半導体歴史館ホームページに来て、物事の原理をしっかり学び、さらに先人たちの情熱を汲み取ってくれれば、日本はものすごく大きなパワーを得ることになる。堀内副館長は「さらにビジュアルを活用して魅力あるものにしたい」と意気込んでいる。

参考資料
1. 「グリーン半導体技術の最新動向と新ビジネス2011」、インプレスR&D発行