SPIフォーラム
「3D-IC、チップレット等先端パッケージの進化」
(オンライン開催)

チップレット、3D-ICなどを駆使する先端パッケージング技術がシリコンLSIの集積度を上げる技術として注目されています。TSMCは独自のCoWoS（Chip on Wafer on Substrate）技術などでモノリシックLSIと比べ6～10倍の集積度が得られると述べています。かつてのマルチチップモジュールMCMとは大きく異なり、シリコンLSIのダイが大きくなりすぎると歩留まりを落とすことから、AMDは大きなシリコンチップではなく、その一部の回路を切り出すチップレットを集めて共通基板上にモノリシックと同様なSoC（System on Chip）を形成する方がコストが安くなると主張しています。Intelはインターポーザを使わずに基板埋め込みの小さなシリコンブリッジでチップ間を接続するEMIB技術を開発しています。

本セミナーでは、日本IBM基礎研究所でチップレットを研究開発され、現在、公立千歳科学技術大学に移られた大島大輔准教授に「チップレットを搭載する先端パッケージの設計技術（仮）」ついてお話ししていただき、元東芝で実装技術を手掛けてこられ現在、東北大学教授になられた八甫谷明彦教授に「AIチップレットのボトルネックを打破するガラスサブストレートの課題とブレイクスルーの最前線」と題してガラスインターポーザの課題と対策について語っていただきます。さらに「PCB産業から見た先端パッケージと台湾・日本の比較（仮）」について日本シーエムケイ開発担当の山口鐘畿取締役が語ります。

先端パッケージ技術は今、どのような進化を遂げているのか。SPIフォーラム「3D-IC、チップレット等先端パッケージの進化」にぜひ、ご参加ください。

※本講演はZoomウェビナーを使用したオンラインセミナーです。

プログラムは変更される可能性がありますので、ご承知おきください。