SPIフォーラム「3次元プロセスの壁とソリューション」
2015年1月30日(金) 13:30〜17:00
御茶ノ水 ソラシティカンファレンスセンター
主催:株式会社セミコンダクタポータル

3次元ICは今、二つの意味を持つようになりました。FinFETやNANDフラッシュのようなプロセスの3次元化と、TSVやインターポーザを使ってチップを重ねていくパッケージングの3次元化があります。セミコンポータルでは、プロセスの3次元化と、パッケージングの3次元化の違いを明らかにし、1月と3月にそれぞれ、SPIフォーラム「3次元プロセスの壁とソリューション」と「3次元実装への道」を開催します。
1月の「3次元プロセスの壁とソリューション」では、これまでのMOSFETのプレーナ構造から16/14nmの3次元構造について議論します。半導体メーカーはその16/14nmFinFETプロセスで苦労していると言われています(セミコンポータル2014年12月の「finFETを全面リニューアルに」を参照)。 さらにその先の10nmも含め、FinFETの動向が2014 IEDMで明らかになってきました。2014 IEDMを含めたFinEET技術の最新動向を東京大学の平本俊郎教授、16/14nmFinFETプロセスの開発状況をファウンドリ企業のUMC、細いゲートの加工に使われるエッチング装置や平たん化のCMP装置等の状況を東京エレクトロン、16nm FinFETで作ったSRAM技術についてルネサス、FinFETのシミュレーションモデルをはじめ設計の観点からメンターグラフィックスがそれぞれ語ります。
最先端のプロセス技術をディスカッションする場として、SPIフォーラム「3次元プロセスの壁とソリューション」にぜひご参加ください。

■プログラム

モデレータ:津田建二 (セミコンポータル編集長)

13:30 開会の挨拶とセミナーの趣旨
セミコンポータル 編集長 津田 建二
13:35 16/14nm FinFET技術の最新トレンド〜2014 IEDMから
平本 俊郎氏 東京大学
生産技術研究所 教授 平本 俊郎氏

先端CMOSの開発は22/20nm世代から16/14nm世代に突入した。プレーナーバルクMOSFETは完全に姿を消し、バルクFinFET、SOI FinFET、FDSOIがしのぎを削っている。2014年12月に開催された国際電子デバイス学会(IEDM)ではTSMC、インテル、IBMなどからこれらの先端CMOSプラットフォーム技術の発表が相次いだ。本講演では、2014 IEDMの論文を中心に、先端デバイスの最新トレンドを紹介する。

略歴
1989年東京大学工学系研究科電子工学専攻博士課程修了。同年、(株)日立製作所デバイス開発センタ入社。1994年東京大学生産技術研究所助教授、2002年同教授。シリコン集積ナノデバイスの研究に従事。2006-2011年MIRAIプロジェクトテーマリーダー。2003-2009年IEDM委員。2015年VLSIテクノロジーシンポジウムGeneral Chair。
14:10 Dr. JJ Wu UMC FinFET Technology Solutions
UMC
Vice President, Corporate Development Dr. JJ Wu

Industry insatiable demands for high performance, low power, low cost continue driving semiconductor innovation. FinFET technology, with its unique device characteristics, is a major platform to support that innovation in the decades to come.
The optimization of the technology for PPCA advantages has begun. FinFET technology’s high performance and low power characteristics are extraordinary.
However, increasing technology and design challenges are driving small and midrange customers to more heavily rely on a complete ecosystem. This talk highlights UMC’s unique strength to provide FinFET solutions to a large client product base ranging from computing, communication, consumer, automotive etc.

略歴
JJ Wu advises senior executive leadership of the United Microelectronics Corporation (UMC) by assessing exploratory technologies and developing recommendations for corporate strategies. In her present roles, JJ mentors the integration of company-wide Total Quality Management with state-of-the-art Information Technology for delivering world-class quality with customer-trusted foundry capabilities.
JJ joined UMC in 2014 after completing her sabbatical education leave from IBM as a Distinguished Engineer with the Systems & Technology Group. She is a bi-lingual (English / Mandarin) technologist recognized for her exceptional skills at delivering firstof-a-kind results that create intellectual property and product commercial success. Her accomplishments have been validated by receiving many industry and academic awards in leading new business opportunities, global alliances, strategic planning, R&D program management, technology innovation, product architecture and design.
In a dynamic, multi-disciplined industry with fluid boundaries and growing complexities, JJ has created a unique approach by developing an intimate industry understanding through embracing her customers’ business challenges. For example, she is currently mentoring technical leaders of Huawei Technologies in product methodologies for networking systems and services.
JJ earned her PhD from Caltech. She is a strong believer of lifetime learning. She has recently completed a MS candidacy with Stanford and UVM in computer science emphasizing Networks / SDN and BIG DATA algorithms to deepen her knowledge and skills in contemporary technology. You are invited to check out her profile on LinkedIn:http://www.linkedin.com/in/jjwuvt
14:45 3次元デバイスが求める装置・プロセス技術
東京エレクトロン
SPEマーケティング・プロセス開発本部 SPEマーティング部 部長代理 早川 崇氏

継続する微細化要求、その実現のためにメモリ・ロジックデバイス双方に、新材料及び新構造の導入が必須となっています。インテル社は先端デバイス技術を牽引し、High-k/Metal Gate(45nm)の適用、FinFET技術(22nm)を他社に先駆けて量産化しました。現在は先端ファウダリ、ロジックメーカーにて16/14nmデバイスの量産移管、立ち上げが本格化しています。今回、3次元デバイスが求める装置・プロセス技術、また、同時に進行する微細化技術に関して発表します。
15:20 Break
15:30 新居 浩二氏 最先端16nmFinFETを用いた車載情報機器向け内蔵SRAMの開発について
ルネサスエレクトロニクス
第一ソリューション事業本部 コア技術事業統括部 設計基盤ライセンス推進部 部長 新居 浩二氏

最先端16nm FinFETを用いた内蔵SRAM開発の設計事例を報告する。将来の自動運転を視野にいれた車載情報機器は大きな進化を遂げており、CPUやリアルタイム画像処理における低電力・高速動作が要求される。FinFETの導入で消費電力抑制と性能向上を狙うが、このFinFETでは回路定数最適化が難しい。今回、新しいアシスト回路技術を開発、FinFET固有のばらつき考慮した高信頼・最適設計を紹介する。

略歴
1990年三菱電機株式会社入社カスタムLSI開発センター勤務、2003年株式会社ルネサステクノロジ承継転籍、2010年ルネサスエレクトロニクス株式会社へ企業統合し、現在に至る。
マイコン/SoC内蔵SRAMの開発に従事。最先端デバイス対応のSRAM設計、低電力技術開発に携わる。1990年徳島大学大学院電気電子工学専攻(修士課程)修了、2008年神戸大学大学院情報電子科学専攻(博士課程)修了。
16:05 EDAツールの3次元デバイスへの対応
メンター・グラフィックス・ジャパン
テクニカル・セールス本部 Calibreグループ マネージャー 丁子 和之(ようろご かずゆき)氏

3次元デバイス構造が物理設計フローに与える影響と、マルチパターニングなど他のイノベーションとFinFETの相互作用が物理設計フローに与える影響を、ユーザがなるべく意識することなく3次元デバイス要件に対応できるようにするEDAの取り組みをご紹介します。
16:40 名刺交換会/閉会

プログラムは変更される可能性があります。ご了承ください。


■参加申込

参加受付は終了しました。

<定員> 80名
<参加費用>
お支払で「振込」を選択された方は、オンライン登録後に表示される「参加証」画面の左上をクリックして請求書をダウンロードしてください。

【早期割引】
〜1/23(金)まで
【通常】
1/24(土)以降
セミコンポータル会員* 16,200円(税込) 19,440円(税込)
一般 24,840円(税込) 30,240円(税込)
*セミコンポータルのパートナー会員企業には一定の無料招待枠があります。


■場所

ソラシティカンファレンスセンター

ソラシティカンファレンスセンター 1階 Room C
〒101-0062
東京都千代田区神田駿河台4-6
TEL: 03-6206-4855
FAX: 03-6206-4854
http://solacity.jp/cc/access/


■セミナー事務局

株式会社セミコンダクタポータル
TEL: 03-5733-4971
e-mail: spiforum@semiconportal.com