セミコンポータル
半導体・FPD・液晶・製造装置・材料・設計のポータルサイト
セミコンポータル

ダブルパターニング用エッチャー、高速テスターなど多様化するセミコンJ(I)

12月はじめ幕張で開かれたセミコンジャパン2010では、これまでの微細化一本槍からスループットの改善や新型クリーンルームなど、多様化する半導体プロセスを象徴するような展示品に大きな関心が集まった。出展社は昨年よりも減少し回復が遅れてはいるものの、微細化、大口径といったこれまでとの違いがはっきり見える。

図1 セミコンジャパン2010会場 出典:SEMI

図1 セミコンジャパン2010会場 出典:SEMI


半導体製造装置のトップメーカーApplied Materials(AMAT)社は、これまで2年連続市場シェアを拡大してきたが「2011年は3年連続拡大を目指す」(アプライドマテリアルズジャパン代表取締役社長の渡辺徹氏)ことで、20nm台時代のダブルパターニングの均一性を上げたエッチャーや、WLP(ウェーハレベルパッケージング)に使うTSVを加工するためのエッチャーなど、新製品を続々発表している。この15カ月で15種類もの新しいプロセス新製品装置を発表してきた。

その一つ、配線用の導体をエッチングするCentris Etchを今回発表したが、狙うプロセスはNANDフラッシュやロジック、DRAMの加工に必要なダブルパターニング工程のエッチングを行うこと。ArFレーザーリソグラフィは、シングルパターニングが使えるのはほぼ40nmくらいまで。それ以下の微細になると今はダブルパターニングしか方法はない。EUVの実用化はまだ先で、22nm以下の寸法から導入が始まると見られており、まずはコンタクトホールの形成に使われるのではないかと言われている。

ダブルパターニング技術は文字通り2回加工し、加工するレジスト幅と間隔を半減させる訳だから、要求される加工寸法精度は極めて高くなる。このためCD(クリティカル寸法)バラつきは0.8nmであり、これは赤血球の1万分の1のサイズだという。しかも、40nm以上のプロセスと比べると20nm台のプロセスではパターニング用のエッチング回数はDRAMやロジックでは10回以上、NANDフラッシュでさえ6回以上追加される。バラつきが厳しくなると同時に高いスループットも求められる。

今回発表したCentris装置は、従来の4チャンバ装置(3プロセス室と1プラズマクリーニング室)から8チャンバ構成(6プロセス室と2プラズマ室)と処理チャンバを増やしスループットを2倍に増やした。この結果、COO(コストオブオーナーシップ)は最大30%下がったとしている。


図2 ウェーハ面内のエッチレートは均一(右)だが従来品(左)はM字を描く

図2 ウェーハ面内のエッチレートは均一(右)だが従来品(左)はM字を描く

図3 マイクロローディングを減らすためパルスでRFもバイアスも同期させた

図3 マイクロローディングを減らすためパルスでRFもバイアスも同期させた


さらに、プロセスチャンバには、導線をエッチングできるようにするため、キャパシティブ結合ではなく、インダクティブ結合のプラズマソースMesaを用いた。このままだと、ウェーハのエッチレートが同心円状にM字の形にばらついた。そこで今回、プラズマ発生コイル用電圧と、イオンを引っ張るためのバイアスをパルス的に同期をとりながら加えることでマイクロローディングによるバラつきを抑え、ほぼフラットなエッチレートを得ることに成功した。さらにガスの圧力のバラつきも抑えるため、ガス圧を常に自動的にキャリブレートした。これによって均一なエッチレートが実現された。すでに、新規を含む合計5社の顧客を獲得したという。

生ウェーハ上の2nmの欠陥を観察できる装置
生のウェーハの表面、裏面とエッジ付近の微小な欠陥を観察できる検査装置を、フランスのベンチャー、アルタテックセミコンダクタ(Altatech Semiconductor)社が開発、セミコンジャパンにおいてその詳細を明らかにした。パターニングされていない鏡面ウェーハ上にある目に見えない2nm程度の欠陥を検出できるうえに、スループットは100枚/時間と高い。

これまで、表面にパターン加工されていない生のウェーハを検査するには、光学顕微鏡と電子顕微鏡(SEM)の両方で見なければ2nmという微細な欠陥を検出できなかった。光学顕微鏡で大雑把な領域を検出し、SEMで正確に観察する。このため、検査時間がかかっていた。今回の方法は1回で済みしかもスループットはけた違いに早い。

フランスのSTマイクロエレクトロニクスのR&Dセンターに近いグルノーブル市に2004年に設立されたアルタテックは、特殊なパターンジェネレータを通して白色光をウェーハに当て、反射光を検出する。表面にわずかな欠陥があると、規則正しいパターンジェネレータのパターンが歪み位相がずれるため、欠陥として認識できる。それを画像処理で「見える化」する。


図4 平坦な面上の欠陥を検出するAltaSightの原理

図4 平坦な面上の欠陥を検出するAltaSightの原理


パターンジェネレータのパターンピッチはプログラムできるが、検出感度には関係せず、むしろ光の行路の長さに関係すると、同社社長のジャンリュック・デルカーリ(Jean-Luc Delcarri)氏は言う。反射光を検出し、それを意味のあるトポロジーとして描くためにはソフトウエアアルゴリズムがカギとなる。

この方法だと、ウェーハ表面でも裏面でも両面から光を当て検出器を使えば、同時に観察できる。しかも、透明なガラスマスクや、パターニング前のマスクブランクス、SOIやサファイヤ基板も検査できるとデルカーリ氏は言う。さらに、ウェーハ内部にこの程度の大きさの欠陥があってもその欠陥の歪みが表面にまで達していれば、観察できるとしている。

(2010/12/14)

月別アーカイブ

Copyright(C)2001-2024 Semiconductor Portal Inc., All Rights Reserved.