Intelが最新FPGA「Agilex」を2.5D実装技術で開発

Intelは、CPUのクライアントPC向けからデータセンター用のXeonプロセッサまで揃えており、CPUというソフトウエアベースでのプログラマブルデバイスを充実させてきた。さらに、Alteraを買収しFPGAを手に入れることによって、自由にプログラムできるハードワイヤードの専用ICも使えるようになってきた。ソフトウエアでカスタマイズできるCPUは、あくまでもコンピュータシステムの中心にいる。しかし、ソフトウエアだけではどうしても高速化はできない場合も多い。ここに専用回路のASIC、あるいはハードウエア回路を変更できるFPGAを使う。専用回路を使って部分的に高速化し、CPUの負荷を減らし、システムをサポートするためのアクセラレータとなる。

コンピューティングの世界では、CPUとFPGAがあれば、フレキシブルにほぼ対応できるが、場合によっては積和演算（MAC）専用のDSP（Digital Signal Processor）や小さなMACを数十個~百数十個並べて並列処理するGPU（Graphic Processing Unit）を集積することもある。特にAI（人工知能）のディープラーニングでは、MACとメモリをセットにしてニューロンを計算するため、GPUやDSPを使うこと多い。AIは今やエッジでもデータセンターでも必要なため、AI用の回路も加えることがシステムの基本となりつつある。

図1　Agilexの基本構成　出典：Intel

このAgilexは、あくまでもFPGAであるが、最新のコンピュータシステムでは、DSP屋GPUなど他のプロセッサとのやり取りにPCIeインターフェースを、CPUとのやり取りではキャッシュメモリのコヒーレンシを確保したインターフェース、バンド幅の広いメモリとのインターフェース、あるいはDRAMインターフェースなどを使う。このために、接続することがわかっているインターフェースを搭載し、直接つなげられるようにしておく（図1）。この発想がAgilexである。

各種の回路やICをつなげられるようにするインターフェースの中でも上記のように決まったインターフェースのICは、ASICとして作る。Intelは、ASICメーカーであったeASIC社を2018年に買収している。そうすると、FPGAとインターフェースASICは、eASICの手法を使い、Intelが開発した2.5Dの実装技術であるEMIB（Embedded Multi-Die Interconnect Bridge）でFPGAと各種ASICとを接続する(図2)。この2.5D技術は、配線基板として大きなシリコンチップを使うシリコンインターポーザとは違い、チップ間同士の接続部分のみ配線層を設けるという低コストの再配線層接続技術である。

図2　Intelの2.5D実装技術　出典：Intel

EMIB技術は、面倒なTSV（Through Silicon Via）技術は使わず、チップ同士を接続するためのチップ面積の小さなインターポーザを回路基板ボードの中に埋め込む。最近は回路基板内にチップや受動部品を埋め込む技術はかなり普及している。シリコンチップを再配線層として利用する小型チップを基板内に埋め込むのがEMIBだ。

Agilexは、EMIBを使ってFPGAを使いやすくしたデバイスであり、キャッシュコヒーレンシ回路を搭載したCPUとも直接接続できる。また、コンピューティングにフォーカスした応用以外でも、アナログのデータコンバータとのインターフェースなども小さな専用ASICとして使える。アナログの機能としての性能は、112Gbpsのデータレートまで得られている。

FPGAの周りに専用ASIC回路を無理やり1チップに集積するのではなく、回路基板ボードに集積するため、FPGAシリコンの歩留まりが落ちることはない。決まった専用ASIC回路はeASICのカスタマイズ手法で構成する。この方法は、マスタースライス技術と似ており、最上位のメタル配線層のみをプログラムして接続することで実現する。

応用として、エッジからデータセンターまでのコンピューティング技術の全てに使えそうだ。エッジといってもエッジコンピューティングや自動運転のクルマのようにデータ解析の演算を行う応用であり、ここでは演算に必要なアクセラレータに使う。加えて、データ解析用の推論AI（ディープラーニング）回路をエッジ側で使う場合にも使え、CPU側に負担を与えない。