セミコンポータル
半導体・FPD・液晶・製造装置・材料・設計のポータルサイト
セミコンポータル

Intel/MicronがNAND関係を再強化、4ビット/セルの64層を製品認定

IntelとMicronが3D-NANDフラッシュをそれぞれが独自に開発と販売を進めるとしたのはほんの数カ月前。このほど再び共同開発することを表明した。それも4ビット/セルで96層の3D-NANDの開発である。単位面積当たりのビット密度は最も高い競争力のあるチップとなる。

現在第2世代に相当する64層で、4ビット/セルのメモリは、特定顧客の品質認定を行っている段階に入っており、単なる開発ではなく商用化が最も早い高密度メモリとなりそうだ。第3世代の96層の3D-NANDは従来のTLC(3ビット/セル)方式でまだ作られている。段階を踏んで64層から96層へと向かうからだ。96層で4ビット/セルになると、1チップで1T(テラ)ビットメモリができるという。

Intel、Micronの3D-NANDフラッシュ技術は、64層の4ビット/セルと96層の3ビット/セルのチップであり、共にCMOS回路の上の多層配線層にメモリセルを形成している。チップサイズを小さくし性能を上げられるようにするためだ「競合他社の2面プレーンに対して4面プレーンを採用しているため、セルの書き込み・読み出しを並列に駆動できる」とそのプレスリリースで述べている(参考資料1)。このためシステムレベルでスループットがより高速に、バンド幅はより広くなるとしている。

Micronの技術開発担当EVPのScott DeBoer氏は、「64層で4ビット/セルの3D-NAND技術は3ビット/セル方式に比べ33%高集積化ができるため、初めてのシングルチップで1テラビットを超すメモリ商品が手に入るようになる」としている。この先は96層で4ビット/セルを狙う。

Intelの不揮発性メモリ技術開発担当のVPであるRV Giridhar氏は、「4ビット/セルの1Tビットメモリの商品化は不揮発性メモリの歴史の中でも大きな一里塚となるだろう。このメモリは技術面で複数のイノベーションと、設計面で当社のフローティングゲート型3D-NAND技術の実力を拡大するものである」、としてデータセンターやクライアントのストレージにおいて集積度とコストに関して新しい優位性をもたらすだろうと期待している。

参考資料
1. Micron and Intel Extend Their Leadership in 3D NAND Flash Memory

(2018/05/23)

月別アーカイブ

Copyright(C)2001-2018 Semiconductor Portal Inc., All Rights Reserved.