セミコンポータル
半導体・FPD・液晶・製造装置・材料・設計のポータルサイト
セミコンポータル

Qualcommの技術責任者、プロセス技術を大いに語る(前編)

|

Qualcommの技術担当バイスプレジデントであるGeoffrey Yeap氏が28nmプロセス、finFET、ファウンドリビジネスにおけるIntelの位置づけ、2.5D/3D IC技術の将来について大いに語った。セミコンポータルの提携メディアSemiconductor Engineeringは、Yeap氏とのインタビューを伝えた。

Semiconductor Engineering(SE):28nmロジックノードではパラダイムシフトが起きていると言われました。モバイルチップがコンピュータチップに先駆けてファウンドリで微細化プロセスを立ち上げた初めてのプロセスノードだからです。28nmは長く続くノードだと思いますか?

Yeap氏:はい。ちょっとコストを考えてみましょう。28nmLPプロセスが好例ですが、バンプ当たりのプロセスコストが低いため、チップコストが最も低くなっています。28nmでは選択肢は2〜3あります。最大1.9GHzの動作が可能なPoly/SiONプロセスが、現在は使えます。今から3年間は、低コストのモバイルSoC市場では2GHz以上が必要になるかもしれません。Poly/SiONはこの性能を実現します。と同時に、HPM(高性能モバイル)プロセスも使えます。HPMプロセスは28nmノードにおいて次の主要技術となるかもしれません。CPUの遮断周波数の要求にもよりますが。

SE:28nmノードではポリシリコンプロセスからハイK/メタルゲートプロセスへ移ると思いますか?

Yeap氏:間違いなくそうなります。今、ハイKプロセスはハイエンド向けです。Galaxy Note 3を見ればわかります。これはSamsungのGalaxy Gearウォッチと一緒に使うスマホです。Galaxy Note 3ではハイK/メタルゲートプロセスが使われ、2.3GHzで動作します。加えて、当社は最近Snapdragon 805を発表したばかりです。このチップも28nmハイK/メタルゲートを使っています。このチップは、従来よりも高性能のグラフィックス機能を搭載し最大2.5GHzで動きます。

SE:20nmのプレーナノードでは批判的な意見もあります。20nmプレーナ技術が従来のトランジスタ1個当たりのコスト削減カーブを維持できるかどうか明確ではないと言います。20nmをどう思いますか?

Yeap氏:当社は20nmの製品を一つすでに発表しています。第4世代のLTEモデムチップです。20nmを使えばチップコストの削減は維持されます。65nmあるいは28nmLPプロセスのようなもっと良いノードとは違って、早く低コストを達成できないかもしれません。しかし、20nmはコスト削減のクロスポイントがあるはずです。2014年にこの製品を立ち上げようと考えています。

SE:ご存知のように、ファウンドリはfinFETを開発中です。ファウンドリにおける最初のfinFETは、20nmのバックエンドプロセス(配線工程)を使った14nmクラスのfinFET技術をベースにします。ファウンドリで、20nmプレーナと16/14nmfinFET技術をどのように比べればよいでしょうか?

Yeap氏:finFETは、性能と消費電力において偉大な技術です。コストはわずか増加するでしょうが、一桁以内にとどまるでしょう。しかし、16/14nmfinFETと同様に20nmを見ても、実際には同じノードといえるでしょう。トランジスタだけの変更だからです。問題を簡単にして考えてみましょう。

SE:QualcommがfinFETに移行するのはいつ頃を予定していますか?

Yeap氏:当社もそこに向かって動いています。すでに20nmのモデムチップを作りました。いつごろfinFETになるか想像できるでしょう。一つのノードの世代は2年あります。しかし、20nmプレーナから16nmfinFETは実際のノードの世代ではありません。バックエンドプロセスが変わらないからです。トランジスタだけの変化です。だからfinFETが導入されるのに2年もかからないでしょう。思っているよりは早いです。

SE:Intelは14nmで第2世代のfinFET技術を開発しています。ファウンドリ企業とは違い、Intelの14nmfinFET技術は、14nmのバックエンドプロセスを伴うでしょう。チップ面積のスケーリングにおいて、このことはIntelのメリットになるでしょうか?

Yeap氏:Intelはウェーハコストが増大していることを発表しました。しかし、14nmでは、これまでIntelが達成してきた面積スケーリングよりもずっと微細な面積になる、とIntelは言っています。だから基本的にウェーハコストがたとえ早く上昇するとしても、面積はそれよりもずっと早く小さく微細化できると言っています。これは大変興味深いことです。

SE:ファウンドリが14nm級のfinFETと20nmのバックエンドプロセスを開発するというアプローチは正しいでしょうか?

Yeap氏:もちろん、IntelはfinFET技術を知り尽くしていると見なければなりません。同社はfinFETのリーダーです。業界で言われていることですが、何か新しいことに移行する場合にはリスクを伴います。バックエンドの配線工程も含めるとリスクが加わります。こういった議論に基づくとIntelのやり方は賢い方法でしょう。しかし、否定的な面を言えば、finFETを14nm級にするわけですから、チップ面積の大幅な減少を期待するでしょう。ところが、40〜50%のチップ面積を縮小できるノードではありません。一方、finFETトランジスタは性能が上がることが期待できます。すなわち、性能がある程度上がり、チップも小さくはなりますが、5%程度でしょう。従来のプロセスノードと比べると、チップ面積の減少はわずかでしょう。

SE:一方で、ファウンドリにとっては最初のfinFET技術開発ではリスクは少なかったのです。本当ですか?

Yeap氏:はい。バックエンドの配線工程でチップを小さくします。バックエンドの微細化が面積の縮小になります。こちらをもっと推進すべきでしょう。だから、たくさんの面白いデータを見ておく必要があるのです。トレードオフの関係も見る必要があります。微細にしないことが良いことでしょうか?コストの増加速度を抑えられますか?エンジニアはコストを抑えるために開発しています。finFETへの移行は実際には、28nmでの立ち上げ時と似たようなことになるでしょう。Poly/SiONを使う28nmLPプロセスがファウンドリで最初に立ち上がりました。そのあと、モバイル向けにハイK/メタルゲートの28nmHPMプロセスが立ち上がりました。今も同じようなスタート地点にいますので、これから進化が始まります。トランジスタから改善が始まり、次にバックエンドへと進みます。


Mark LaPedus、Semiconductor Engineering
(2014/02/05)

月別アーカイブ

Copyright(C)2001-2024 Semiconductor Portal Inc., All Rights Reserved.