セミコンポータル非公式パネル：世界の賢者も心配するニッポン半導体の行方

このため、スマートグリッドについてもIBMとして何か係わっているのに違いないと思い、夕食時に、スマートグリッド計画でIBMは何をしようとしているのか、とたずねた。スマートグリッドはITネットワークと電力ネットワークを使う電力の有効利用を目指すものであり、半導体産業にとっては極めて大きなビジネスチャンスになる、と述べた。4月19日のブログで私が述べたことと、極めて近い発言だった。

「それより最近、日本の半導体産業がだんだん小さくなっていくのが気になる」、と日本の半導体産業があまりにもファブライト、製造プロセスを軽視してきているように見えることを同氏は心配している。「ファブライトと言いながら先端プロセスをやめることを富士通やソニーが明確に表明しているし、半導体産業をどんどん小さくしていくのではないか」、と懸念する。私も全く同感だと言うと、「どうしたら日本の半導体は復活できると思う？」と逆に質問してきた。

最近出版した書籍「半導体、この成長産業を手放すな」の内容と同じことを聞いてきた。私はこの本の中では具体的なことは書かなかったが、いつまでも垂直統合半導体メーカーという1970年代のビジネスモデルにしがみついている日本の半導体メーカーは成長するどころか成長が止まっているため、ズバリ「メモリーメーカーは別としてシステムLSIメーカーはファブレスとファウンドリに早く分けるべきだ」と意見を述べた。全くその通りだと彼は言った。あとから同じテーブルに加わったPeregrine SemiconductorのCMO　Rodd Novak氏もうなずいた。

製造技術に関しては、日本には優秀なプロセスエンジニアはたくさんいるものの、経営層の意思決定が遅く、設備投資のかかる製造プロセスを捨てるかもしれないような動きに見えたのである。私は「優秀なプロセスエンジニアのモチベーションを下げることは実にもったいない。ファウンドリを作り、彼らが高い志で働けるような環境を作ればもっと高い技術を生かしたビジネスは成り立つと思う」といえば、「私も優秀なエンジニアは何人も知っている。残念だ」と同氏は答えた。

米国には、ファウンドリがいくつあるか、と私が聞くと「最先端はグローバルファウンドリーズだけだ」とプロセスへの関心が少なくなりつつあることを懸念する。彼は、米国の政府関係者や、シンガポールの政府関係者と話をすることが多いそうだが、「日本の政府と話をするとエンジニアのなり手がいないからだ」、と答えるそうだ。ニューヨークに戻った後、来週すぐにシンガポール政府とミーティングがあるという。理系が減っているのは米国でも同じでしょう、と切り返すと、「そうだ。みんな金融関係に行きたがる」と嘆く。

「しかし、一方ではエルピーダメモリのように成長しているメーカーもある」(同氏)。これに対して私は「エルピーダは坂本社長が強烈なリーダーシップを発揮して会社を引っ張っていくから強い。それ以外の大手半導体経営者はみんなサラリーマン化してしまっていることが弱さの原因だろう」、と言った。

横からGlobalPressの主催者が口をはさみ、「リニアテクノロジーやマキシムはもっと緩いリソグラフィ技術で利益を稼いでいる」とする。この後しばらく勝手な議論を交した。「ほとんど減価償却終わっているような装置で作っている」。「アナログはデジタルよりもデザインルールが緩いから利益が出る」。「利益を出せるように開発しているのだ」。

初めて出した単行本「半導体、この成長産業を手放すな」で述べたように、ファウンドリ企業は、生産の規模を追求できる。製造技術を生かそうとするのなら、ファウンドリで規模を追求し、ファブレス側は賢いICチップを作ることに専念する。これが世界企業の勝ちパターンとなっている。水平分業の良さは「餅は餅屋」ということだ。製品寿命が短く、開発期間の短縮を要求される一方で、設計・プロセスとも複雑になってきた時代にはもはや垂直統合は通用しない。製品の寿命、開発期間が長い時代は垂直統合でもよかった。一つの会社が両方を受け持っていては、製品が出てくるまでにどのくらい時間がかかるか測りしれない。水平分業は欲しい部品は自社開発ではなく外部から購入し、自分は得意な部分に集中する。両者の部品を合わせればどこよりも強い製品をいち早く開発できる。

実際、今回のe-Summitの中でも、「40nmから28nmへと移行することは設計、DFMの観点からも困難を極める。OPCだけではなく、さまざまなプロセスばらつきを考慮して安定したパターンを描くことがこれまで以上に困難になる」、とメンターグラフィックスの配置配線部門トップのPravin Madhani氏は別の取材の席で述べている。40nmプロセスでも大変だったが、20nm台となると、プロセスばらつきを考慮した設計は至難の業となる。

Meyerson氏は、「実際、10nm台のFINFET構造でSOIにしたCMOSを作れる所は今ほとんどいない」という。「20nm台でSRAMを試作したが、もはやそのレベルではない。10nm台は試作すら大変な時代になってきた」と同氏は言う。今日、日本からカリフォルニア州サンタクルーズへやってきたMeyerson氏は時差がつらいからもう寝ますと言って先に引き上げたが、優秀な英知を集めて10nm台の開発を進める必要があることを言いたかったのかもしれない。